close
Verilog2001及SystemVerilog入門指引
Verilog2001及SystemVerilog入門指引
電路設計小型化和系統化是未來的趨勢，傳統電路層級的設計已不能滿足複雜化和小型化的要求，新一代的SystemVerilog一經提出，便已受到廣大的關注，在短短的幾年內，便得到所有EDA大場的全力支持，而且也得到IEEE認可為新的標準，做為IC設計的第二大國，我們不能忽視這個潮流。藉由大量的範例，可增加演練的機會，相信一定能提升電路設計的能力。適用於私立大學、科大電子、電機系「VHDL設計實務」、「VHDL晶片設計」課程使用。
|
電路設計小型化和系統化是未來的趨勢，傳統電路層級的設計已不能滿足複雜化和小型化的要求，新一代的SystemVerilog一經提出，便已受到廣大的關注，在短短的幾年內，便得到所有EDA大場的全力支持，而且也得到IEEE認可為新的標準，做為IC設計的第二大國，我們不能忽視這個潮流。藉由本書大量的範例，可增加演練的機會，相信一定能提升電路設計的能力。本書適用於私立大學、科大電子、電機系「VHDL設計實務」、「VHDL晶片設計」課程使用。 |
圖片或商品介紹為博客來提供
微電腦介面控制實習－使用並列埠(修訂版)
系統分析與設計
USB微控制器應用實務－使用HT46RB系統
數位系統設計
走進雲端運算
文章標籤
全站熱搜
留言列表
